高速电路设计中影响信号完整性的几种表现-行业新闻-大众娱乐-龙岩市武平县欣达电子有限公司

大众娱乐

  • 您好,欢迎来到大众娱乐! 服务热线:13928408705,18665835473

大众娱乐

about

联系我们

24小时客服热线

13928408705

18665835473

给我们发电子邮件

zhongxianda@163.com

高速电路设计中影响信号完整性的几种表现

编辑:欣达电子   发表日期 : 2019-01-19   阅读量:154

1 信号之间的串绕

大众娱乐  当一根信号线上有交变的电流通过时,周围就会产生交变的磁场,而处于交变磁场中的导线则会感应出一定的电压信号,这样与之相邻的信号线上就会感应出相关的电压信号,造成2根信号线相互影响,从而导致导线中信号的质量下降。信号线之间串绕的大小主要取决于磁场变化的速率(一般由驱动信号上升和下降沿的变化律来决定)、周围介质的介电特性及布线之间的距离等。

  2 信号的过冲与下冲

  影响信号完整性的另一个表现是信号线中出现的过冲与下冲电平信号,这些信号有时远远超过电源电压范围,严重时会造成对器件的损坏。过冲与下冲的来源一般有2方面:走线过长和信号的电平信号转换太快。

  3 信号延时

大众娱乐  过多信号的延时会导致电路的时序出错和功能混乱。信号延时一般表现为信号在逻辑电平的高与低门限之间变化时没有及时的跳变,因而电平信号会保持较长时间的恒定,使信号电平转换滞后。信号延时产生的原因是驱动过载或者是走线过长。

  4 信号振荡

  信号震荡表现为信号在逻辑电平的高与低门限之间变化时不成单调变化趋势,而是出现来回的震荡。设计电路时如果系统中信号线走线过长、负载过重或信号与信号之间出现串绕都会造成这种现象发生。